ウシオ電機株式会社とアプライド マテリアルズは、本日3DパッケージへのチップレットやHIのロードマップを加速するための戦略的パートナーシップの締結を発表した。両社は、人工知能（AI）時代のコンピューティングに求められる先進的基板をパターニングするために特別に設計された初のデジタルリソグラフィ装置を共同で市場投入する。

パートナーシップ締結の背景には、AIの活用における処理の負荷（ワークロード）の急増により、高機能で大型のチップへのニーズが高まっていることが挙げられる。現在AIのパフォーマンス要件が従来のムーアの法則に沿ったスケーリングを上回るペースで高度化していることから、半導体メーカーはモノリシックICと同等以上のパフォーマンスや帯域幅を出すため、最先端のパッケージに複数のチップレットを実装するHI技術を採用している。

その中で半導体業界は、極細配線や優れた電気・機械特性が得られる、新材料を使った大型のパッケージ基板を求めている。今回のアプライド マテリアルズとの戦略的パートナーシップは、こうした移行を加速させるために実現した。

今後、DLT装置を支えるテクノロジーを他に先駆けて開発したアプライド マテリアルズは、ウシオと共同で研究開発と拡張的なロードマップの定義を行い、線幅1ミクロン以下の最先端パッケージングに向けて継続的なイノベーションを進める。また、ウシオは長年培ってきた製造技術およびカスタマーサポートのインフラを活用してDLTの採用を促進する。両社はこのパートナーシップを通じ、最先端パッケージングの進化に向けた幅広いリソグラフィソリューションのポートフォリオを提供する。